Entwicklung einer ModelSim-basierten und verteilten Simulationsumgebung mit SystemC, VHDL und Java

URL
Dokumentart: Bachelor Thesis
Institut: Department Informatik
Sprache: Deutsch
Erstellungsjahr: 2010
Publikationsdatum:
SWD-Schlagwörter: SystemC , VHDL
DDC-Sachgruppe: Informatik

Kurzfassung auf Deutsch:

Diese Arbeit beschreibt anhand konkret implementierter Anwendungen, wie die VHDLSimulation mit Hilfe von SystemC verteilt und interaktiv erweitert werden kann. Demonstriert wird, wie die Simulation innerhalb von ModelSim mit einem externen Videospeicher kommuniziert, so dass beliebige Signale während der Simulation visualisierbar werden. Des weiteren wird gezeigt, wie die laufende Simulation durch ein virtuelles Keyboard von außen gesteuert und beeinflusst werden kann. Zusätzlich thematisiert werden Möglichkeiten zur Kopplung von verteilten Simulationen.

Kurzfassung auf Englisch:

In this report the distribution and extension of a VHDL simulation by using SystemC on the basis of concrete implemented applications is described. This thesis demonstrates how a simulation in ModelSim communicates with an external Video-RAM so that debug information can be visualized during the simulation. Also the controlling of a running simulation by using an external virtual keyboard is indicated. Additionally possibilities of connecting distributed simulations are discussed.

Hinweis zum Urherberrecht

Für Dokumente, die in elektronischer Form über Datenenetze angeboten werden, gilt uneingeschränkt das Urheberrechtsgesetz (UrhG). Insbesondere gilt:

Einzelne Vervielfältigungen, z.B. Kopien und Ausdrucke, dürfen nur zum privaten und sonstigen eigenen Gebrauch angefertigt werden (Paragraph 53 Urheberrecht). Die Herstellung und Verbreitung von weiteren Reproduktionen ist nur mit ausdrücklicher Genehmigung des Urhebers gestattet.

Der Benutzer ist für die Einhaltung der Rechtsvorschriften selbst verantwortlich und kann bei Mißbrauch haftbar gemacht werden.